基于CPCI與LPC總線的主板BIT設(shè)計

摘要： 為提高CPCI計算機設(shè)備的可靠性,準確地定位故障,減少設(shè)備的維修時間,在原計算機主板的基礎(chǔ)上,提出了基于CPCI總線及LPC總線的故障檢測卡。以故障檢測和定位為目標,兼顧設(shè)備的擴展性和易用性,建立以CPLD為控制芯片,采用VHDL硬件描述語言,實現(xiàn)對計算機主板進行故障檢測和定位的功能卡。詳細介紹了BIT(built in test)卡的原理和軟、硬件設(shè)計,并給出了仿真結(jié)果。仿真實驗結(jié)果表明,整個設(shè)計安全可靠,移植性好,可為計算機的主板設(shè)計提供參考。 （共4頁）